1. 用Verilog HDL的行为描述设计一个带进位输入,输出的1位全加器
发布网友
发布时间：2022-05-26 22:31
共1个回答
热心网友
时间：2023-11-22 22:26
mole add_1bit (a, b, ci, s, co)
input a, b, ci; //Ci为上个进位。
output reg s, co; //co为当前的进位，s为加结果
always@(*)
begin
co = (a&b) | (b&ci) | (ci&a);
if (ci)
s = ! (a^b);
else
s = (a^b);
end
endmole
