verilog用一位全加器怎么实现8位全加器,要有时钟哦?
发布网友
发布时间：2022-05-26 22:31
共1个回答
热心网友
时间：2023-11-22 22:26
mole 8-bit-adder（a,b,sum,cout）;
input [7:0]a,b;
output [7:0]sum;
output cout;
assign {cout,sum}=a+b;
endmole
这个模块直接就是8位的加法器，楼主可以试试
如果内部电路要求一定每一位都分开，建议用实例化
