pld相关的知识
发布网友
发布时间：2024-10-24 09:47
共1个回答
热心网友
时间：2024-11-05 22:07
PLD的第一个发展阶段，是以PAL(Programmable Logic Device，可编程逻辑阵列)为基础的GAL(Generic Array Logic，通用逻辑阵列）。GAL是由Lattice Semiconctor公司发明，GAL的特性与PAL相同，但PAL只能烧写一次，而GAL则是可以反复烧写。这样，如果设计有错误，用GAL可以重新烧写修正错误，非常方便。另外，PEEL(Programmable Electrically Erasable Logic)与GAL相似，是由ICT(International CMOS Technology)公司所提出。
PLD的第二个发展阶段，是以CPLD(Complex PLD，复杂型可编程逻辑阵列)。由于PAL、GAL对付几百门的逻辑电路还算可以，但要实现更大规模的电路就免为其难了。而一颗CPLD就相当于包含了几颗PAL，CPLD将内部的PAL整合，使得可以实现几千门甚至几万门的电路。目前CPLD的烧制方法多样，比较混乱，期望成为统一，共同的目标应该是IEEE 1532。
PLD的第三个发展阶段，应该是FPGA(Field Programmable Gate Array，现场可编程门阵列)。FPGA是PLD派系之中的另类，不同于GAL和CPLD，它是以门阵列为基础的PLD技术。在烧制方面与大型CPLD相似，是焊接后可多次重复烧制形式，但有一个特点，就是当掉电后，内部的组态就会消失，如同内存条一样，所以FPGA通电后，会重新将程序重载(Re-Load)入FPGA中，而程序内容一般存于如PROM或EPROM(Erasable Programmable ROM)中，而多数是存于EPROM，因为EEPROM可以通过ISP(In-System Programmable)方式重新配置程序内容。
参考资料：http://chinawangquan.spaces.live.com/blog/cns!9CF795352E94BF70!535.entry
热心网友
时间：2024-11-05 22:07
PLD的第一个发展阶段，是以PAL(Programmable Logic Device，可编程逻辑阵列)为基础的GAL(Generic Array Logic，通用逻辑阵列）。GAL是由Lattice Semiconctor公司发明，GAL的特性与PAL相同，但PAL只能烧写一次，而GAL则是可以反复烧写。这样，如果设计有错误，用GAL可以重新烧写修正错误，非常方便。另外，PEEL(Programmable Electrically Erasable Logic)与GAL相似，是由ICT(International CMOS Technology)公司所提出。
PLD的第二个发展阶段，是以CPLD(Complex PLD，复杂型可编程逻辑阵列)。由于PAL、GAL对付几百门的逻辑电路还算可以，但要实现更大规模的电路就免为其难了。而一颗CPLD就相当于包含了几颗PAL，CPLD将内部的PAL整合，使得可以实现几千门甚至几万门的电路。目前CPLD的烧制方法多样，比较混乱，期望成为统一，共同的目标应该是IEEE 1532。
PLD的第三个发展阶段，应该是FPGA(Field Programmable Gate Array，现场可编程门阵列)。FPGA是PLD派系之中的另类，不同于GAL和CPLD，它是以门阵列为基础的PLD技术。在烧制方面与大型CPLD相似，是焊接后可多次重复烧制形式，但有一个特点，就是当掉电后，内部的组态就会消失，如同内存条一样，所以FPGA通电后，会重新将程序重载(Re-Load)入FPGA中，而程序内容一般存于如PROM或EPROM(Erasable Programmable ROM)中，而多数是存于EPROM，因为EEPROM可以通过ISP(In-System Programmable)方式重新配置程序内容。
参考资料：http://chinawangquan.spaces.live.com/blog/cns!9CF795352E94BF70!535.entry
热心网友
时间：2024-11-05 22:07
PLD的第一个发展阶段，是以PAL(Programmable Logic Device，可编程逻辑阵列)为基础的GAL(Generic Array Logic，通用逻辑阵列）。GAL是由Lattice Semiconctor公司发明，GAL的特性与PAL相同，但PAL只能烧写一次，而GAL则是可以反复烧写。这样，如果设计有错误，用GAL可以重新烧写修正错误，非常方便。另外，PEEL(Programmable Electrically Erasable Logic)与GAL相似，是由ICT(International CMOS Technology)公司所提出。
PLD的第二个发展阶段，是以CPLD(Complex PLD，复杂型可编程逻辑阵列)。由于PAL、GAL对付几百门的逻辑电路还算可以，但要实现更大规模的电路就免为其难了。而一颗CPLD就相当于包含了几颗PAL，CPLD将内部的PAL整合，使得可以实现几千门甚至几万门的电路。目前CPLD的烧制方法多样，比较混乱，期望成为统一，共同的目标应该是IEEE 1532。
PLD的第三个发展阶段，应该是FPGA(Field Programmable Gate Array，现场可编程门阵列)。FPGA是PLD派系之中的另类，不同于GAL和CPLD，它是以门阵列为基础的PLD技术。在烧制方面与大型CPLD相似，是焊接后可多次重复烧制形式，但有一个特点，就是当掉电后，内部的组态就会消失，如同内存条一样，所以FPGA通电后，会重新将程序重载(Re-Load)入FPGA中，而程序内容一般存于如PROM或EPROM(Erasable Programmable ROM)中，而多数是存于EPROM，因为EEPROM可以通过ISP(In-System Programmable)方式重新配置程序内容。
参考资料：http://chinawangquan.spaces.live.com/blog/cns!9CF795352E94BF70!535.entry
