Error (10028): Can't resolve multiple constant drivers for net

发布网友发布时间：2022-05-07 16:30

我来回答

共3个回答

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:22

请看关键词“multiple”和"driver"，即多个和驱动，也就是说led[0]这个信号，有多个地方给他赋值了。

正常的是我们一个信号在一个always产生的。如果在两个地方给它赋值，这是说不通的，例如一个always要给它0，另一个要给它1，那么这个信号是0还是1？谁也不知道。

明德扬科教http://mdy-e.com

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:22

这里问题是，led0这一寄存器在不同地方被同时赋值了；解决办法：把同一要赋值的寄存器放在同一个块下编写，大不了多分几个if呗，因为程序可能逻辑上正确，但是实际编译上会赋值冲突。或者更简单的，逻辑错误，多分析分析时序。

热心网友时间：2023-11-06 14:21

热心网友时间：2023-11-06 14:22

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:22

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

热心网友时间：2023-11-06 14:22

热心网友时间：2023-11-06 14:21

出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值，在多个alwasy逻辑块同时并行工作的时候，会出现冲突。

解决的办法：对于一个变量，只在一个always块中，进行赋值，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;

扩展资料：

wire与reg类型的区别：

1.wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。

2.reg型表示的寄存器类型。always模块内被赋值的信号，必须定义为reg型，代表触发器，默认初始值是x。

2.reg 类型不一定是寄存器变量，例如组合逻辑中reg类型变量。

3.reg相当于存储单元，wire相当于物理连线。

4.Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。

Error (10028): Can&#39;t resolve multiple constant drivers for net

Error (10028): Can't resolve multiple constant drivers for net