求217viterbi译码资料及程序,用FPGA实现的!求助

发布网友发布时间：2024-10-02 14:17

我来回答

共1个回答

热心网友时间：2024-10-14 02:47

你会写FPGA程序吗？如果会的话你可以用xilinx的FPGA

它自带你要的算法核，基本你配置一下就可以用了。这是它的用户手册

求217viterbi译码资料及程序,用FPGA实现的!求助

你会写FPGA程序吗？如果会的话你可以用xilinx的FPGA 它自带你要的算法核，基本你配置一下就可以用了。这是它的用户手册

Load Port、SMIF

威孚（苏州）半导体技术有限公司是一家专注生产、研发、销售晶圆传输设备整机模块（EFEM/SORTER）及核心零部件的高科技半导体公司。公司核心团队均拥有多年半导体行业从业经验，其中技术团队成员博士、硕士学历占比80%以上，依托丰富的软件底层...

fpga ,viterbi译码 fpga

哥可以赠送verilog写的viteber编译码代码，但求点分……我也要问别人问题

基于FPGA的频率计设计毕业论文。。请高手帮忙,有重谢。。

数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。一个用VHDL语言实现的实例如下：-- Project Name: 恒精度频率计 -- Target Devices: FPGA or CPLD -- Revision 0.01 - File Created -- Comments: clk-...

求助:FPGA综合时出现很多的warning怎么办?

最好把源程序发上来，给你找出问题。verilog 不如vhdL的规范性强，所以容易产生一些锁存器，虽然不影响综合，但可能会占用不必要的资源，建议你养成良好的编程习惯，ps：你是用的XILINX的fpga吧我倒是对altera公司的fpga比较熟悉，xilinx的没用过，不过可以肯定的是，你养成良好的编程习惯可以减少warning...

调用viterbi核译码译码的过程是影响卷积码译码性能的因素全译码和部分译码 viterbi软判决 viterbi维特比算法 viterbi算法卷积码译码汉明码译码