DFT必知必学系列:DFT的低功耗设计

发布网友发布时间：2024-10-06 10:29

共1个回答

热心网友时间：2024-11-30 05:33

低功耗设计在芯片领域至关重要，尤其对于电池供电设备和电动汽车，其意义深远。优化芯片功耗可延长产品使用时间、提高设备可靠性，并降低封装和散热成本。

随着芯片规模和性能的提升，测试功耗问题日益突出。在测试模式下，动态功耗可能远高于功能模式，主要由四个因素造成：测试功耗与逻辑翻转率相关，测试模式下并行运行的模块数量增加，跳变数成倍增长；高速测试和并行测试方式导致功耗激增；DFT逻辑在正常模式下处于关闭状态，但在测试时持续工作，增加动态功耗；扫描测试中，shift和capture操作引起不必要的节点翻转。为解决这些问题，降低IR drop，DFT低功耗设计尤为重要，以确保芯片测试过程的正常进行。

低功耗测试技术已成为DFT领域研究热点，包括基于向量的低功耗测试、基于DFT的低功耗测试和低功耗测试调度技术。基于向量的方法通过优化测试向量，减少测试过程中的节点翻转，实现功耗降低。这类技术易于实现，对性能影响较小，适用于动态测试优化。基于DFT的方法通过调整DFT逻辑，减少扫描链或电路节点的翻转，从而降低功耗。这些技术可能增加CUT的DFT逻辑开销和测试成本，延长测试时间，但对电路层次的DFT优化效率高。低功耗测试调度技术通过优化SoC系统的测试次序，减少资源冲突，降低功耗，同时增加测试覆盖率，但测试时间和向量数量可能会增加。

总结而言，DFT低功耗设计是提高测试质量和效率的关键。虽然面临精确功耗评估、测试资源访问冲突和多目标测试调度等挑战，但通过不断研究和创新，DFTer们能够有效解决这些问题，推动芯片测试技术的发展。面对技术难关，工程师们需持续努力，推动低功耗设计在芯片领域取得更多突破。