VHDL语言编的13人表决器程序
发布网友
发布时间：2022-05-23 16:27
共1个回答
热心网友
时间：2023-05-19 10:09
use ieee.std_logic-1164.all
entity bj13 is
port(a:in std_logic_vector(0 to 12);
b::out std_logic_vector(0 to1)):
end bj13;
architecture one of bj13 is
begin
process(a)
begin
case a is
when "00000000000" =>b<="10"
.
.
.when others=>mull;
end case;
end process;
end one;
13位代表表决的人，高电平有效，b（0）为高电平为反对，b（1）为高电频为支持
也可用for语句。
