EDA程序,设计一个7人表决器,用VHDL语言编辑
发布网友
发布时间:2022-05-23 16:27
我来回答
共4个回答
热心网友
时间:2023-10-29 05:30
上学的时候做过这个实验。
实体做七个二进制输入端。
一个二进制输出
触发条件就是七个输入端都‘or’起来。^_^
判断的时候计算他们当中为‘1’的有几个。多于四,就输出‘1’。少于四就输出‘0’。
写出来很短。现在具体命令还有写法细节上记不清了,不敢乱写。呵呵。
热心网友
时间:2023-10-29 05:31
你用真值表写一个case
when 0000000 0
when 0000001 0
。
。
。
when 0100111 1
大概这样就可以了
热心网友
时间:2023-10-29 05:31
对于上网的人来说太复杂了,不会有人答的
热心网友
时间:2023-10-29 05:32
sdDds