内存条2GB 2Rx8 PC2-5300s-555-12与512MB 2Rx16 PC2-4200S-444-11是什么意思?能用在同一台笔记本吗?

发布网友 发布时间：2022-05-23 18:19

我来回答

共3个回答

热心网友 时间：2023-11-05 10:41

这两条内存用在同一台笔记知本，有可能不兼容。

1、2GB 2Rx8 PC2-5300s-555-12，道意思是容量回2G，双面8颗粒，DDR2　667，内存时序为555-12。

2、512MB 2Rx16 PC2-4200S-意思是容量512M，双面8颗粒，DDR2　533，内存时序为444-11。

3、两条内存，频率不一样，时序不一样，DDR2主板没有自动降频的功能，所以在一起使答用容易不稳定。

DDR：

DDR采用一个周期来回传递一次数据，因此传输在同时间加倍，因此就像工作在两倍的工作频率一样。为了直观，以等效的方式命名，因此命名为DDR 200 266 333 400。

DDR2：

DDR2尽管工作频率没有变化，数据传输位宽由DDR的2bit变为4bit，那么同时间传递数据是DDR的两倍，因此也用等效频率命名，分别为DDR2 400 533 667 800。

DDR3：

DDR3内存也没有增加工作频率，继续提升数据传输位宽变为8bit，为DDR2两倍，因此也在同样工作频率下达到更高带宽，因此用等效方式命名DDR3 800 1066 1333 1600。

所以可以看到，如DDR 400 DDR2 800 DDR3 1600内存工作频率没有区别，只是由于传输数据位宽倍增，导致带宽的增加。

而内存的真正工作频率决定于延迟，DDR400与DDR2 800真实工作频率相同，后者带宽是前者一倍，延迟上一样。如果是DDR400与DDR2 667，那后者虽然带宽更大，不过其真实频率反而低一些，延迟上略大。

DDR2与DDR的区别： 

1、速率与预取量 

DDR2的实际工作频率是DDR的两倍，DDR2内存拥有两倍于标准DDR内存的4bit预期能力。 

2、封装与电压 

DDR封装为TSOPII，DDR2封装为FBGA；

DDR的标准电压为2.5V，DDR2的标准电压为1.8V。

3、bit pre-fetch 

DDR为2bit pre-fetch，DDR2为4bit pre-fetch。

4、新技术的引进 

DDR2引入了OCD、ODT和POST

（1）ODT：ODT是内建核心的终结电阻，它的功能是让DQS、RDQS、DQ和DM信号在终结电阻处消耗完，防止这些信号在电路上形成反射。

（2）Post CAS：它是为了提高DDR2内存的利用效率而设定的。

在没有前置CAS功能时，对其他L-Bank的寻址操作可能会因当前行的CAS命令占用地址线而延后，并使数据I/O总线出现空闲，当使用前置CAS后，消除了命令冲突并使数据I/O总线的利率提高。

（3）OCD（Off-Chip Driver）：离线驱动调整，DDR2通过OCD可以提高信号的完整性 OCD的作用在于调整DQS与DQ之间的同步，以确保信号的完整与可靠性，OCD的主要用意在于调整I/O接口端的电压，来补偿上拉与下拉电阻值，目的是让DQS与DQ数据信号间的差降低到最小。

调校期间，分别测试DQS高电平和DQ高电平，与DQS低电平和DQ高电平时的同步情况，如果不满足要求，则通过设定突发长度的地址线来传送上拉/下拉电阻等级，直到测试合格才退出OCD操作。

DDR3与DDR2的区别：

1、DDR2为1.8V，DDR3为1.5V。 

2、DDR3采用CSP和FBGA封装，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。

3、逻辑Bank数量，DDR2有4Bank和8Bank，而DDR3的起始Bank8个。

4、突发长度，由于DDR3的预期为8bit,所以突发传输周期（BL，Burst Length）也固定位8，而对于DDR2和早期的DDR架构的系统，BL=4也是常用的；

DDR3为此增加了一个4-bitBurst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A112位地址线来控制这一突发模式。 

5、寻址时序（Timing），DDR2的AL为0~4，DDR3为0、CL-1和CL-2，另外DDR3还增加了一个时序参数——写入延迟（CWD）。

6、bit pre-fetch：DDR2为4bit pre-fetch,DDR3为8bit pre-fetch。

7、新增功能，ZQ是一个新增的引脚，在这个引脚上接有240欧姆的低公差参考电阻，新增裸露SRT（Self-Reflash Temperature）可编程化温度控制存储器时钟频率功能。

新增PASR（PartialArray Self-Refresh）局部Bank刷新的功能，可以说针对整个存储器Bank做更有效的数据读写以达到省电功效。

8、DDR3的参考电压分成两个，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效低提高系统数据总线的信噪等级。 

9、点对点连接（point-to-point,p2p），这是为了提高系统性能而进行的重要改动。

热心网友 时间：2023-11-05 10:41

热心网友 时间：2023-11-05 10:42