求VHDL,verilog大神编一个testbench 待测试模块如下
发布网友
发布时间：2022-05-21 01:06
共1个回答
热心网友
时间：2023-10-10 04:53
mole TestFile;
reg clk,clrn;
wire[7:0] Q;
delta aabb(clk,clrn,Q);
initial
begin
clk = 0;
clrn = 0;
#500 clrn = 1;
end
always #100 clk = ~clk;
endmole追问大神，请你帮忙完善一下，行吗~~~运行错误额，帮忙完善一下这个testbench，，万分感谢，我看不懂这个程序，所以也不知道哪里错了，哪里缺什么。。。
追答错误的提示是什么？
COPY上来瞧瞧
