quartus利用IP核NCO产生正弦波的参数怎么设置

发布网友发布时间：2022-05-17 03:37

共2个回答

热心网友时间：2023-09-29 02:01

FPGA的速度是足够快的，50M的晶振加上pll锁相环很容易带到的，只是一定要你的DAC有这么快的速度才行，我用DAC902已经测试到了40MHz。
路径F:/quartus2
8.1/ip/altera/nco/lib中间带有空格是不行的，请确定Quartus
II的安装路径中是否有空格。
或者修改以下语句：
set_global_assignment
-name
SEARCH_PATH
正确的路径（不带空格和汉字）。

热心网友时间：2023-09-29 02:02

看过了你的问题，发现你的程序有问题。问题在verilog中4条语句是同时并行执行的，
根据你的设计要求，~sel和sel_&a两条语句明显是有先后顺序的。
先要对sel取反，然后其结果在参与和a的与运算。
修改下吧
not
u1(sel_,sel);
#1
and
u2(a1,a,sel_);
and
u3(b1,b,sel);
#2
or
u4(out1,a1,b1);