verilog实现并行输入串行输出，并且带奇偶校验位，老师课堂留的作业，不做出来不让吃饭，救救我吧，在线等

发布网友发布时间：2022-05-17 15:41

共2个回答

热心网友时间：2023-10-27 11:55

mole para_to_serial_8bit(para_in,clock,reset,ser_out);
input [7:0] para_in;
input reset,clock;
output ser_out;

reg ser_out;
reg [7:0] data;

always@(posedge clock or negedge reset) begin
if(~reset) begin
ser_out <= 1'b0;
data <= para_in;
end
else begin
data <= {data[6:0],Z};
ser_out <= data[7];
end
end
endmole

热心网友时间：2023-10-27 11:55

做这个事确实没时间吃饭。

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com