急求!如何用74ls161和与非门设计四进制计数器。

设计四进制计数器，有两种方法：同步置数法或异步清零法。此处采用同步置数法。要使计数器为4进制，即循环0000~0011这4个状态。可使D0~D3接地，即预置数0000，将Q0和Q1接与非门输入端，与非门输出端接/LD。这样，当计数器由0000计到0011时，与非门输出为低电平，/LD端口有效，使计数器从预置数00...

1、用74HC161设计一个四进制计数器，使用同步置数功能。当计数到最大数3时，用一个与非门74LS00，产生一个置数信号加到置数端LD即可。下图是逻辑图，也是仿真图，是计数到最大数3时的截图。2、要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。其中ET和EP都接高电平。低片计数到...

急求!如何用74ls161和与非门设计四进制计数器。1、用74HC161设计一个四进制计数器，使用同步置数功能。当计数到最大数3时，用一个与非门74LS00，产生一个置数信号加到置数端LD即可。下图是逻辑图，也是仿真图，是计数到最大数3时的截图。2、要用到两片74LS161，需要两计数器进行级联，采用同步并...

74LS161是一个同步的可预置的四位二进制计数器，并自带有异步功能。可以采用反馈归零法进行6进制的计数器设计。具体设计如下：1、添加一个74LS161芯片：2、添加一个与非门：3、由于需求是6位进制，6的二进制表示为0110，即输出QB和QC需要为1，才能进位，因此将输出QB和QC连接到与非门的输出A和B端口...

要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。其中ET和EP都接高电平。低片计数到1100，且高片计数到0011时异步清零，用四输入与非门连接，输出接到端。逻辑电路为：2. 多谐振荡器设计 所给器件中有510K电阻2个，用来做多谐振荡器的外接电阻，电容选用103电容，则多谐振荡器...

2113D3D2D1D0均接地即可5261。可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

74161是四位2进制（16进制），所以先要两片级联。级联可以并行进位（低位片C端接高位的使能端，CLK同步）也可串行进位（低位片的C端接高位的CLK，使能端接高电平），然后把两位16进制转换为21进制，可以把低位的Q0和高位的Q1接到异步清零端（考虑到21为0010和0001）。

要用74LS161和74LS00设计十进制计数器，可采用反馈清零法。因74LS161是16进制计数器，当计数到十，即Q3Q2Q1Q0=1010时，将Q3，Q1接到一个与非门74LS00，产生一个复位信号，加到复位端MR，使计数器回0，实现改制。但1010状态只出现一瞬间，宏观上看不到。逻辑图如下。去掉数码管，如下图 ...

74ls161中ld端口是74LS161是四位二进制同步计数器，它的控制输入端有CR非，是0有效，功能是复制清零的。如果用反馈清零法，输入D3D2D1D0的状态随意，不用管，因为是异步清零，当清零信号使能时，不论时钟脉冲沿是否到来都将对电路进行清零，故应选取从0000开始的11个状态，为1010，所以，电路的连接...

3. 通过将第二级的CLK端连接到第一级的Q3端，可以形成一个多位的八进制计数器。4. 结合74LS161（或74LS160）同步加法计数器和74LS20四输入与非门，可以搭建一个任意进制（百以内）的计数器。5. 该计数器利用LED数码管显示当前的进制值。6. 通过555定时器产生多谐振荡电路，为计数器提供时钟信号...