RISC采用流水线技术,大部分指令在“一个时钟周期”内完成??

发布网友发布时间：2022-04-26 04:36

共2个回答

热心网友时间：2022-04-28 17:01

流水线技术是一种将每条指令分解为多步，并让各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条条顺序执行，但可以预先取若干条指令，并在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。这样显然可加速一段程序的运行过程。

市场上推出的各种不同的1 6位/ 3 2位微处理器基本上都采用了流水线技术。如8 0 4 8 6和P e n t i u m均使用了6步流水线结构，流水线的6步为：

( 1 ) 取指令。C P U从高速缓存或内存中取一条指令。

( 2 ) 指令译码。分析指令性质。

( 3 ) 地址生成。很多指令要访问存储器中的操作数，操作数的地址也许在指令字中，也许要经过某些运算得到。

( 4 ) 取操作数。当指令需要操作数时，就需再访问存储器，对操作数寻址并读出。

( 5 ) 执行指令。由A L U执行指令规定的操作。

( 6 ) 存储或"写回"结果。最后运算结果存放至某一内存单元或写回累加器A。

在理想情况下，每步需要一个时钟周期。当流水线完全装满时，每个时钟周期平均有一条指令从流水线上执行完毕，输出结果，就像轿车从组装线上开出来一样。P e n t i u m、Pentium Pro和Pentium II处理器的超标量设计更是分别结合了两条和三条独立的指令流水线，每条流水线平均在一个时钟周期内执行一条指令，所以它们平均一个时钟周期分别可执行2条和3条指令。

流水线技术是通过增加计算机硬件来实现的。例如要能预取指令，就需要增加取指令的硬件电路，并把取来的指令存放到指令队列缓存器中，使M P U能同时进行取指令和分析、执行指令的操作。因此，在1 6位/3 2位微处理器中一般含有两个算术逻辑单元A L U，一个主A L U用于执行指令，另一个A L U专用于地址生成，这样才可使地址计算与其它操作重叠进行。来自：求助得到的回答

热心网友时间：2022-04-28 18:19

学习ARM处理器的时候讲*流水线的具体定义我也只是能理解字面意思
你说的三个周期的细微差别应该得去问老师吧= =