内存条问题9-9-9-24是什么意思87
发布网友
发布时间：2023-09-19 13:33
共3个回答
热心网友
时间：2024-11-19 16:49
这种数字叫内存时序。
当将内存时序转换为实际的延迟时，最重要的是注意它是以时钟周期为单位。如果不知道时钟周期的时间，就不可能了解一组数字是否比另一组数字更快。
举例来说，DDR3-2000内存的时钟频率是1000 MHz，其时钟周期为1 ns。基于这个1 ns的时钟，CL=7给出的绝对延迟为7 ns。而更快的DDR3-2666（时钟1333 MHz，每个周期0.75 ns）则可能用更大的CL=9，但产生的绝对延迟6.75 ns更短。
现代DIMM包括一个串行存在检测（SPD）ROM芯片，其中包含为自动配置推荐的内存时序。PC上的BIOS可能允许用户调整时序以提高性能（存在降低稳定性的风险），或在某些情况下增加稳定性（如使用建议的时序）。
扩展资料：
注意：内存带宽是测量内存的吞吐量，并通常受到传输速率而非潜伏时间的*。通过交错访问SDRAM的多个内部bank，有可能以峰值速率连续传输。可能以增加潜伏时间为代价来增加带宽。具体来说，每个新一代的DDR内存都有着较高的传输速率，但绝对延迟没有显著变化，尤其是市场上的第一批新一代产品，通常有着较上一代更长的延迟。
即便增加了内存延迟，增加内存带宽也可以改善多处理器或多个执行线程的计算机系统的性能。更高的带宽也将提升没有专用显存的集成显卡的性能。
热心网友
时间：2024-11-19 16:49
内存时序其实就是描述内存条性能的一种参数，一般存储在内存条的SPD中。一般数字“9-9-9-24”分别对应的参数是“CL-tRCD-tRP-tRAS”：CAS Latency（简称CL值）是内存CAS延迟时间；RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间；RAS Precharge Delay（tRP），内存行地址选通脉冲预充电时间；Row Active Delay（tRAS），内存行地址选通延迟。
现在最常见的DDR3 1600的内存，时序分别是9-9-9-24，11-11-11-28也是很常见的。随着内存的频率越高时序也会有不同程度的提升，在DDR时代1G的默认时序一般是3-3-3-8，到现在最新的DDR4时序已经升到了16-16-16-35。
在同样频率设定下，最低“9-9-9-24”这种序列时序的内存模组确实能够带来比“11-11-11-28”更高的内存性能，幅度在几个百分点之间。例如核显的OpenGL性能测试帧数提高；软件显卡测试成绩增长；AIDA64的内存读取速度，CL9 读取写入复制和延迟比CL11都要快。
内存时序参数一般入门用户基本都很少关注，实际测试内存时序的确会对电脑性能有一些影响，虽说转换成实际体验几乎察觉不出来，不过内存价格一样的话最好还是选时序低的内存。
热心网友
时间：2024-11-19 16:50
