logisim中e0ee错误
发布网友
发布时间：2023-07-14 06:05
共1个回答
热心网友
时间：2024-11-23 16:52
Verilog中wire、reg等数据类型默认为无符号数，当希望做符号数相关操作时，可以使用$signed().
应当注意当混合操作有符号数和无符号数时，Verilog会自动进行数据类型匹配，将符号数向无符号类型转换，例如assignresu=a<$signed(b);仍然是看作两个无符号数比较assignresu=$signed(a)<$signed(b);才是有符号数的比较。
