定制集成电路的半定制集成电路的设计实现
发布网友
发布时间：2022-04-24 07:10
共1个回答
热心网友
时间：2022-06-17 07:55
(1)库
应给出库的版本，所有单元和宏单元的库应按照下列几项加以描述：
—每个单元电路的图形符号；
—功能描述(例如逻辑图、真值表）；
—所有相关静态和动态电特性，包括输出负载能力、输入负载因子、静态和动态功耗等；
—详细电路图，包括晶体管尺寸；
—带有全部独特结构的单元版图设计；
—根据几何、功能、电气和时序检查来描述单元库模拟验证 。
(2)计算机辅助工程(CAE)设计硬件
应给出CAE硬件（例如工作站、操作系统及其版本号、存储器要求、局域网、主机等)的描述和结构列表 。
(3) CAE设计软件
给出软件包的列表，包括名称、版本、制造厂、描述语言、数据格式等。CAE系统将包括下面部分或所有的工具，对它们所包含的内容并不加* 。
a.电路图输入
使用能以特定格式产生网表的图形编辑器将半定制IC的电路图输入到CAE系统中 。
b.综合
电路图能从半定制IC的功能描述或通过特定编译器编译的功能模块(例如布尔方程)中产生。编译器必须产生一种特定格式的电路图信息，且被CAE系统的其他工具所接收。综合工具也应该包括工艺拓扑结构方面的内容 。
c.模拟
半定制IC的功能可以用一个模拟程序来验证,该模拟程序接受表征设计的输入网表，还接受表征应用的一系列测试向量。电路的逻辑响应和交流性能，在布局布线前用预估负载，而在布局布线后用从版图中提取的负载并进行反标注，能在不同的测试条件(最好情况、典型情况、最坏情况)下进行评价 。
d.时序分析
传输延迟由一个程序来决定，该程序能将沿所有信号通道的带负载的独立元件的延迟叠加起来，且能报告用户建立的判据 。
e.工程规则检查
为确定半定制IC是否能够投入生产，工艺(例如某些并行或“线或”连接的输出端口，某些电源电压引出端等)采用的设计准则的兼容性，均由包含承制方要求的检查程序验证(这种工具通常由承制方提供） 。
f.可测性设计检查
通过特定的软件工具可以检测包含测试策略(如扫描通道、LSSD、边界扫描等)的设计结构的兼容性 。
g.自动测试图形生成
用于产生测试程序的图形可以通过在格式上与C A E系统中其他工具兼容的特定工具产生 。
h.故障分级
故障分级是对半定制IC设计中那些被电子测试程序读取和激活的节点的统计评估。在半定制IC用户和承制方之间就能接受的最小故障覆盖值达成一致 。
i.版图(布局布线）
将半定制IC中的库单元布局在硅片的表面，并用专门的版图设计程序连接。这些程序将产生关于版图设计的信息，其格式与生产工具兼容 。
j.设计规则检查
可由专用程序检查受到制造约束(例如在硅片上可实现的最小几何图形及其间的最小间距等)的版图设计的正确性。并将可能出现的错误信息和警告文件化 。
