发布网友 发布时间:2022-04-25 13:01
共2个回答
热心网友 时间:2024-11-03 09:50
较高频的时钟信号是电路板的关键信号,频率越高的时钟对布线的要求也越高。常用的设计规则如下:(1)时钟源到负载的连线尽量短,线应较宽。(2)注意不同时钟之间,时钟与其他信号之间的干扰,避免几种信号平行布线(可采用屏蔽层隔离的办法)。’(3)信号的负载比较多时,在一个驱动器上不要驱动其他信号,尤其不要驱动其他时钟。(4)驱动高频时钟的器件应很好地去耦。(5)多个元器件需要严格的同步时钟时,可考虑采用H形网络,以保证时钟源到各个负载的延迟相等。(6)双绞线和屏蔽线一般能得到比线路板走线更好的效果。热心网友 时间:2024-11-03 09:51
规则如下: