数字逻辑作业，老师让做一个计数器，遇到自己学号自动跳过，怎么做啊，最好有图的，我学号是257

发布网友发布时间：2022-04-25 07:44

我来回答

共2个回答

热心网友时间：2023-11-07 10:56

见下图

热心网友时间：2023-11-07 10:56

见下图

热心网友时间：2023-11-07 10:57

你可以来个循环和IF语句呀。追问是数字逻辑，不是C++，是电路图的那种

热心网友时间：2023-11-07 10:57

你可以来个循环和IF语句呀。追问是数字逻辑，不是C++，是电路图的那种

热心网友时间：2023-11-07 10:56

见下图

热心网友时间：2023-11-07 10:57

你可以来个循环和IF语句呀。追问是数字逻辑，不是C++，是电路图的那种

热心网友时间：2023-11-07 10:56

见下图

热心网友时间：2023-11-07 10:57

你可以来个循环和IF语句呀。追问是数字逻辑，不是C++，是电路图的那种

数字逻辑电路,求电路图!!用74LS192设计6进制减法计数器,外部反馈置数法...

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。（二）通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制...

如何画数字逻辑电路中的时序图

有的输出通过逻辑门再反馈到输入，如果输入是同步方式，这个反馈信号就要等下一个时钟有效时刻才起作用，这个细节在设计 N 进制计数器时要特别注意。问题五：数电状态图和时序图是怎么画出来的？按照给定的数字电路，以及所得出的状态表和时序图可以画出。这个你自己知道的撒。笨蛋，哈嘻嘻 ...

基于vhdl电子秒表的系统设计怎么做?

2、分计数器同上。注：不同之处为分的clk输入信号为秒的进位信号。3、时计数器：模块图如图3。24进制无进位计数器，当计数信号计到23后再检测到计数信号时会自动零。带清零，clk输入为分秒进位相与的结果。q1为十位，q0为个位。图3 程序如下：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE...

数字钟60进制计数器数字逻辑数字逻辑计数器设计数字逻辑计数器原理图数字逻辑计数器设计实验报告计数器数字逻辑数字逻辑模4计数器数字逻辑模五计数器数字逻辑电路计数器数字逻辑中计数器暂停功能如何实现