ARM Cortex-A15的性能
发布网友
发布时间：2022-04-25 04:38
共1个回答
热心网友
时间：2023-10-26 13:14
预计 Cortex-A15 MPCore 处理器的移动配置所能提供的性能是当前的高端智能手机性能的五倍还多，是基于 ARM 处理器的基础结构平台的总性能的 10 倍还多，同时还具有 ARM 标志性的低功耗特性。预计的特定于应用的实现方案示例在下面列出： 智能手机和移动计算 使用范围：1 GHz - 1.5 GHz 单核和双核配置
设备特性：灵活的性能： 即时 Web 浏览、高带宽操作
提高媒体和浮点浮点性能
最佳功耗： 扩大了低功率范围并延长了电池使用寿命
更丰富的体验： 控制台品质的游戏、导航、增强现实应用 数字家庭娱乐 使用范围：1 GHz - 2 GHz 双核或四核配置
设备特性： 高端性能： 通用和媒体性能
密集流
媒体、图形和计算工作负载。
最佳功耗、散热： 无风扇操作、energyStar
更大的物理内存： 附加内存大于 4GB 家用服务器和 Web 2.0 服务器 使用范围：1.5GHz-2.5 GHz 四核配置
设备特性：高性能： 高端高能效单线程和 MP
高扩展性： SoC 一致性，确保高性能和高能效。
虚拟化支持： 支持高效虚拟机和访问 4GB 以上的物理内存 无线基础结构 使用范围：1.5GHz-2.5 GHz 四核、八核或更高配置
设备特性：性能： 高端整数、浮点数性能
可伸缩性： “大集成”> 4 个核。TCO 更低。
大内存设备： 支持最高 1TB、硬件虚拟化支持
可靠性： 错误纠正、软故障恢复、监视设备完整性 Cortex-A15 MPCore 体系结构 ARMv7-A Cortex 多核 单处理器群集中的 1-4X SMP
通过 AMBA® 4 技术实现多个一致的 SMP 处理器群集 ISA 支持 ARM
Thumb-2
TrustZone® 安全技术
NEON™ 高级 SIMD
DSP & SIMD 扩展
VFPv4 浮点
Jazelle® RCT
硬件虚拟化支持
大物理地址扩展 (LPAE) 内存管理 ARMv7 内存管理单元 调试和跟踪 CoreSight™ DK-A15 Cortex-A15 MPCore 主要功能 Thumb-2 技术 可为传统 ARM 代码提供最高性能，对于存储指令占用的内存，最多可节省 30% 的空间。 TrustZone 技术 确保安全应用的可靠实现，适合从数字版权管理到电子支付等应用。获得技术和行业合作伙伴的广泛支持 NEON NEON 技术可加速多媒体和信号处理算法（如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理技术、电话和声音合成） DSP & SIMD 扩展 增加高性能应用中 ARM 解决方案的 DSP 处理能力，同时通过便携式、电池电源设备提供所需的低功耗。DSP 扩展经过优化，适用于范围广泛的软件应用，包括伺服马达控制、VoIP 和视频音频编解码器。 浮点 对半精度、单精度和双精度浮点算法中的浮点操作提供硬件支持。Cortex-A15 处理器的浮点功能增强了下一代消费类产品（如 Internet 设备、机顶盒和家用网关）中使用的浮点算法的性能。 Jazelle RCT 最多可使即时生产 (JIT) 和提前编译的字节码语言的代码大小缩小 3 倍，以便提高传统虚拟机的速度 硬件虚拟化 Cortex-A15 MPCore 处理器是首个融合了针对数据管理和仲裁的高效硬件支持的 ARM 处理器，通过此方式，多个软件环境及其应用程序将能够同时访问系统功能。这样，就实现了可靠、具有相互隔离的虚拟环境的设备。 大物理地址扩展 (LPAE) 大物理地址扩展 (LPAE) 的引入允许处理器可访问最大 1TB 内存。 优化的 1 级高速缓存 性能和功率优化的 L1 高速缓存结合了最低访问延迟技术，可以在最大程度上提高性能和降低功耗。高速缓存中的 32KB 用于指令，32KB 用于数据。还为实现高速缓存一致性提供了增强处理器间通信的选项或支持富 SMP 功能操作系统的选项，以便简化多核软件开发 集成、可配置大小的 2 级高速缓存控制器 在高频率设计或需要降低与芯片外内存访问关联的功耗的设计中，最多可对 4 MB 高速缓存内存提供低延迟、高带宽访问 可靠性和软故障恢复 Cortex-A15 处理器内的所有 RAM（包括 L1 和 L2 高速缓存）都受奇偶校验和 ECC 错误纠正功能的保护。此机制可纠正单位错误、检测双位错误和日志错误。ECC 支持不会影响常见情况（无错误） AMBA® 4 高速缓存一致性互连 (CCI) CCI 提供符合 AMBA 4 AXI™ 一致性扩展 (ACE) 的端口，以在多个 Cortex-A15 MPCore 处理器之间实现完全一致，可以更好地利用高速缓存并简化软件开发。此功能对于高带宽应用是必需的，包括需要一致的单核和多核处理器的群集的游戏、服务器和网络。CCI 与 ARM CoreLink™ 网络互连和内存控制器 IP 相结合，提高了系统性能和能效。 Cortex-A15 NEON 媒体处理引擎 (MPE) Cortex-A15 MPE 提供了一个引擎，该引擎可同时提供 Cortex-A15 浮点单元的性能和功能以及 NEON 高级 SIMD 指令集实现，以便进一步提高媒体和信号处理功能的速度。MPE 扩展了 Cortex-A15 处理器的浮点单元 (FPU) 以提供一个 quad-MAC 以及附加的 64 位和 128 位寄存器集，在每个周期 8 位、16 位和 32 位整型以及 32 位浮点数据量的基础上支持一组丰富的 SIMD 操作。 Cortex-A15 浮点单元 (FPU) FPU 提供了与 ARM VFPv4 体系结构兼容的高性能的单双精度浮点指令，该体系结构是与上一代 ARM 浮点协处理器兼容的软件。 高级多核功能 该处理器还利用得到广泛认可的 ARM MPCore 多核技术，支持性能可伸缩性并可控制功耗，超过现今类似的高性能设备的性能，同时能够在严格*移动电源的情况下维持运行。多核处理功能为任何四个组成处理器提供了在不使用时关闭的功能，例如，当设备处于待机模式时关闭以节省功耗。当需要更高性能时，将利用所有处理器以满足需求，同时仍分享工作负载以保持尽可能低的功耗。 侦测控制单元 SCU 负责管理互连、仲裁、通信、高速缓存之间的传输和系统内存传输、高速缓存一致性以及处理器的其他功能。Cortex-A15 MPCore 处理器还向其他系统加速器和非缓存 DMA 驱动的外设公开这些功能，以便提高性能并降低系统范围内的功耗。这一系统一致性还可降低在各个操作系统驱动程序中维持软件一致性所涉及的软件复杂性。 加速器一致性端口 SCU 上的此 AMBA 4 AXI™ 兼容的辅助接口为主机提供了一个互连点，这些互接点更易于直接连接 Cortex-A15 处理器。该接口支持所有标准读写事务，而没有其他一致性要求。但是，针对一致的内存区域的任何读事务都会与 SCU 交互，以测试信息是否已存储在 L1 高速缓存中。SCU 将在写入数据转发到内存系统之前强制其保持一致性，并可能将该事务分配到 L2 高速缓存，从而消除了直接写入对片外内存产生的功耗和性能影响 通用中断控制器 实现标准化、基于架构的中断控制器后，GIC 可提供内容丰富、使用灵活的方式来中断处理器间通信以及路由系统中断和确定其优先次序。在软件控制下，最多支持 224 次独立中断，每次中断均可在 CPU 之间分布，经过硬件确定优先级，然后在操作系统和 TrustZone 软件管理层之间路由。借助虚拟机监控程序，此路由灵活性以及支持虚拟化操作系统中断这一特性赋予了增强解决方案功能所需的其中一个主要功能。 Cortex-A15 MPCore 处理器融合了各种各样的 ARM 技术并由这些技术提供支持，包括系统 IP、物理 IP 和开发工具。此技术由来自 ARM Connected Conmmunity ™ 的各种不同 SoC 和软件设计解决方案、工具和服务提供补充，为 ARM 合作伙伴提供了一个涵盖全功能开发、验证和生产的通道，增加了设备的吸引力同时显著缩短了上市时间。
