组合逻辑电路和时序逻辑电路有什么区别?
发布网友
发布时间：2023-03-07 19:03
共1个回答
热心网友
时间：2023-10-08 22:59
组合逻辑电路与时序逻辑电路的区别体现在输入输出关系、有无存储（记忆）单元、结构特点上。
1、输入输出关系
组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
2、有无存储（记忆）单元
组合逻辑电路没有存储记忆，时序逻辑电路却包含了存储记忆。
3、结构特点
组合逻辑电路只是包含了电路，但是时序逻辑电路包含了组合逻辑电路+存储电路，输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合逻辑的输出。
扩展资料：
常用组合逻辑电路——算术运算电路
1、半加器
两个数A、B相加，只求本位之和，暂不管低位送来的进位数，称之为“半加”。
完成半加功能的逻辑电路叫半加器。实际作二进制加法时，两个加数一般都不会是一位，因而不考虑低位进位的半加器是不能解决问题的。
2、全加器
两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”。实现这一功能的逻辑电路叫全加器。
3、四位串行加法器
如T692。优点：电路简单、连接方便。缺点：运算速度不高。最高位的计算，必须等到所有低位依此运算结束，送来进位信号之后才能进行。为了提高运算速度，可以采用超前进位方式。
4、超前进位加法器
所谓超前进位，就是在作加法运算时，各位数的进位信号由输入的二进制数直接产生。
