发布网友 发布时间:2022-04-30 05:39
共1个回答
热心网友 时间:2023-10-17 23:46
上图是数字电路的理想波形,忽略了高、低电平转换所需的建立时间,分析时只要抓住时钟有效时刻,对照输入波形与驱动方程即可;下图是实际工作的时序图,斜坡表示信号的建立时间,此时逻辑状态是不稳定的,各个信号的时间配合要避开建立时间段。热心网友 时间:2023-10-17 23:47
上图是数字电路的理想波形,忽略了高、低电平转换所需的建立时间,分析时只要抓住时钟有效时刻,对照输入波形与驱动方程即可;下图是实际工作的时序图,斜坡表示信号的建立时间,此时逻辑状态是不稳定的,各个信号的时间配合要避开建立时间段。