4000系列CMOS集成点路的特点3
发布网友
发布时间:2023-10-22 09:29
我来回答
共1个回答
热心网友
时间:2024-11-22 19:01
CMOS集成电路是互补对称金属氧化物半导体(Complementary Symmetry Metal Oxide Semiconctor)集成电路英文的缩写。其名称概括地反映出它的线路结构特征。这里所谓的对称,包括线路结构和电器性能都具有对称得意义。电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS晶体管按照互补对称形式连接而成的。这些基本逻辑单元电路在稳定的逻辑状态下总是一个管子截止,而另一个管子导通。流经电流仅是截止晶体管的沟道泄漏电流,因此静态功耗很小。
1. 功耗低
CMOS集成电路采用场效应管,且都是互补结构,工作时两个串联的场效应管总是处于一个管导通,另一个管截止的状态,电路静态功耗理论上为零。实际上,由于存在漏电流,CMOS电路尚有微量静态功耗。单个门电路的功耗典型值仅为20mW,动态功耗(在1MHz工作频率时)也仅为几mW。
2. 工作电压范围宽
目前国产CMOS集成电路按工作电压范围分为两个系列品种,即3—18V的CC4000系列和7—15V的C000系列。由于工作电源电压范围宽,因此选择电源电压灵活方便,对供电线路要求低,甚至未加稳压的电源也可以使用。采用CMOS电路的逻辑系统,可以大大简化电源设计,利于降低设备成本。
3. 逻辑摆幅大
CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电源低电位VSS,即输出逻辑摆幅近似等于工作电源电压值。当VDD=15V,VSS=0V时,输出逻辑摆幅近似15V。因此,CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。
4. 抗干扰能力强
CMOS集成电路的电压噪声容限的典型值为电源电压的45%,保证值为电源电压的30%。随着电源电压的增加,噪声容限电压的绝对值将成比例增加,高电平和低电平的噪声容限值相等。对于VDD=15V的供电电压(当VSS=0V时),电路将有7V左右的噪声容限。
5. 输入阻抗高
CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络,故比一般场效应管的输入电阻稍小,但在正常工作电压范围内,这些保护二极管均处于反向偏置状态,直流输入阻抗取决于这些二极管的泄露电流,通常情况下,等效输入阻抗高达103~1011Ω,因此驱动CMOS集成电路所需工耗甚微,与其它集成电路或分立器件接口连接十分方便,所消耗的驱动功率几乎可略而不计。
下面是CMOS集成电路输入阻抗高这一特点的实际应用。
CMOS集成电路是一种以互补对称金属-氧化物-半导体场效应晶体管为基本元件构成的。由于集成电路内的场效应管,其栅极(G极)和源极(S极)之间的隔离层是一层极薄的二氧化硅,故输入阻抗很高,通常大于1000MΩ,并且具有5pF左右的输入电容,所以输入端极易受到外界静电及干扰噪声的影响。如果输入端静电能量积累到一定程度,就会把二氧化硅层击穿或击损,产生所谓的“栅穿”或“栅漏”现象,集成电路也就失效了。
为了防止静电危害,在一般的CMOS器件的输入回路中均设置了吸收静电的保护电路。但尽管这样,其吸收保护能力有限,通常只能吸收1~2kV(静电电容200pF左右)的静电,而实际环境中的静电能量常常超出此值。例如,人体穿着化纤类衣物经过摩擦后就能带上高达10~20kV(100~200pF)的静电电压,若被CMOS器件输入端接收,便足以使它损坏。所以在放置或使用CMOS(包括其他一些现已较少使用的MOS集成电路和MOS管)器件时,绝不可忽视对静电干扰和危害的预防,要对实际环境中一切可能产生静电的物体进行隔离或作静电泄放处理,具体可归纳以下几点注意事项。
1)在储存、携带或运输CMOS器件和焊装有MOS器件的半成品印制板的过程中,应将集成电路和印制板放置于金属容器内,也可用铝箔将器件包封后放入普通容器内,但不要用易产生静电的尼龙及塑料盒等容器,采用抗静电的塑料盒当然也可以。
2)装配工作台上不宜铺设塑料或有机玻璃板,最好铺上一块平整铝板或铁板,如没有则什么都不要铺。
3)焊接时,应将集成电路逐一从盒中取出并拆开包封锡箔,切忌一下子把所有器件全部拆封,摊在桌子上。
4)在进行装配或实验时,电烙铁、示波器、稳压源等工具及仪器仪表都应良好接地,并要经常检查,发现问题应及时处理。一种简易检查接地是否良好的方法是,在电烙铁及仪器通电时,用电笔测试其外壳,若电笔发亮,说明接地不好;反之,若电笔不亮则说明接地良好。
5)焊装时,爱好者应避免穿着尼龙、纯涤纶等易生静电的衣裤及手套等。
6)集成电路上不用的多余输入端不能悬空,不用时应把电路的外引线全部短路。
7)为了避免由于静电感应而损坏电路,焊接CMOS集成电路所使用的电烙铁必需良好接地,焊接时间不得超过5秒。最好使用20~25W内热式电烙铁和502环氧助焊剂,必要时可使用插座。
8)在接通电源的情况下,不应装拆CMOS集成电路。
9)测试时所有CMOS集成电路的仪器、仪表均应良好接地。如果是低阻信号源,应保证输入信号不超过CMOS集成电路的电源电压范围(CXXX系列为7~15V,C4000系列为3~18V),既VSS≤Vi≤VDD。如果输入信号一定要超过CMOS集成电路的电源电压范围,则应在输入端加一个限流电阻,使输入电流不超过5mA,以避免CMOS集成电路内部的保护二极管烧毁。
若信号源和CMOS集成电路用两组电源,开机时,应先接通CMOS集成电路电源,后接通信号源电源。关机时,应先关信号源电源,后关CMOS集成电路电源。
6. 温度稳定性能好
由于CMOS集成电路的功耗很低,内部发热量少,而且,CMOS电路线路结构和电气参数都具有对称性,在温度环境发生变化时,某些参数能起到自动补偿作用,因而CMOS集成电路的温度特性非常好。一般陶瓷金属封装的电路,工作温度为-55 ~ +125℃;塑料封装的电路工作温度范围为-45 ~ +85℃。
7. 扇出能力强
扇出能力是用电路输出端所能带动的输入端数来表示的。CMOS集成电路的输入和输出阻抗值相差很大,输入阻抗极高,因此电路的输出能力受输入电容的*,对于低频工作情况,通常一个输出端可以带动50个以上的输入端,实际上几乎不需要考虑到扇出能力的*。当需要考虑电路的工作速度时,扇出数与系统工作频率有关。
8. 抗辐射能力强
CMOS集成电路中的基本器件是MOS晶体管,属于多数载流子导电器件。各种射线、辐射对其导电性能的影响都有限,因而特别适用于制作航天及核实验设备。
9. 可控性好
CMOS集成电路输出波形的上升和下降时间可以控制,其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。
10. 接口方便
因为CMOS集成电路的输入阻抗高和输出摆幅大,所以易于被其他电路所驱动,也容易驱动其他类型的电路或器件。
11. 成本低
利用CMOS集成工艺,容易实现较高的集成度,即能够把较复杂的逻辑线路集成在一个单片上这样采用CMOS集成电路的逻辑设备,可以减少集成电路的块数;同时,因为它的功耗低,电源供电线路很简单,而有利于降低设备制造成本。