数字逻辑中如何画电路的时序图，有什么规则吗？

发布网友发布时间：2022-04-21 05:57

共3个回答

热心网友时间：2022-06-18 08:49

时序逻辑的输入信号较多，容易遗漏输入信号，画时序图的关键点是掌握时钟的触发方式（上沿、下沿、电平），在时钟的有效时刻，各个输入端的状态确定了输出状态，对照状态表就可以知道输出值。
如清零、置位、预置等信号，有同步的、有异步的，异步的是立即生效，同步的要在时钟有效瞬间生效。
有的输出通过逻辑门再反馈到输入，如果输入是同步方式，这个反馈信号就要等下一个时钟有效时刻才起作用，这个细节在设计 N 进制计数器时要特别注意。

热心网友时间：2022-06-18 08:49

如果他们要是画电路的，但就是他们电工有他们的脑力，那他们还是有他们的规则的，他们指定是说只要干电工的这帮人他们都有一个统一的都是学这个数据，记什么玩意儿的，那他们都是就像咱们上学似的啊，我恶意无语，只要你学过这个什么玩意儿，你指定就得记住一是啥，二是啥，三是啥，他对就得。懂这些顺序的。必须得有这些规则，他们这些电工才能有一共同的目标，要不这个自己想自己的，他不可能能换成一条线路的。电能换成一个电路了，那店那个事儿不是小事儿，你弄不好都能过十人的，你要搞错了，不就完蛋了吗？所以说电工们他们都是一定是他们在一起都学一二三四五，把这些数据都什么是什么指定时候都记在脑海里了。

热心网友时间：2022-06-18 08:50

呵呵电路图的时序图听上去很别扭啊一般都是电子器件有时序图主要是画引脚定义然后是各个时间段高地电平变化各个引脚的变化可以参考时钟芯片的时序画