...HDL syntax error at SHUDIAN.v(17) near text "="

发布网友发布时间：2024-02-01 03:16

共2个回答

热心网友时间：2024-03-01 11:13

错误还是挺多的吧，最大的问题应该是状态机，形式是对的但是没有理解所以"="和"<="用错了，一开始的状态机初始化输出沿触发，是要用"<="的，状态机case里面都是点评触发，所以用"="，用错了很容易仿真和调试中都出现毛刺。
第二，每一个case下面要用begin end，
第三，寄存器型最好初始化，养成习惯吧。

热心网友时间：2024-03-01 11:13

根据它提示的找找错误，1应该是17行附近有verilog hdl不支持的符号，比如分号等可能不是英文输入法下，仔细检查一下；2明显的错误是你没有加endcase。别的你自己看看

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com

...HDL syntax error at SHUDIAN.v(17) near text &quot;=&quot;

...HDL syntax error at SHUDIAN.v(17) near text "="