verilog三线八线译码器,低电平有效,带使能端

发布网友发布时间：2024-01-26 04:22

共1个回答

热心网友时间：2024-03-17 12:55

mole exam3-8(a,b,c,y,en);
input a,b,c,en;
output [7:0] y;
reg [7:0] y;
always
@(en or a or b or c)
begin
if(!en)
y=8'b11111111;
else
begin
case({c,b,a})
3'b000: y<=8'b11111110;
3'b001: y<=8'b11111101;
3'b010: y<=8'b11111011;
3'b011: y<=8'b11110111;
3'b100: y<=8'b11101111;
3'b101: y<=8'b11011111;
3'b110: y<=8'b10111111;
3'b111: y<=8'b01111111;
endcase
end
end
endmole

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com