Xilinx ip核生成后,怎样在ModelSim中仿真?

发布网友 发布时间：2022-05-03 03:29

我来回答

共2个回答

热心网友 时间：2023-10-08 23:26

1，ModelSim可以直接编译和添加Xilinx的库，目前的ise中（在开始菜单xilinx工具下找吧）直接有使用ModelSim编译库的工具。完成库的编译之后，就是添加库到ModelSim的仿真环境中，修改modelsim安装目录下的modelsim.ini，这样就完成了库的添加，在仿真时，仅需要填加生成ip的.v文件。
2，tb自己编写是最好，xilinx 有些ip是有部分的tb的，但是这些tb仅仅是帮助你了解ip的使用，不具有实用价值，比如mac ddr等

这里附上我N年前编译仿真库的笔记，那个时候ModelSim和ise的版本都是很早的版本，不过原理还是一样的

先得把modelsim.ini改为可写
在命令行模式下运行：
"compxlib -s mti_se -l all -f all -p D:\Modeltech_6.1c\win32"
编译好的库放在：
D:\Xilinx\10.1\ISE\vhdl\mti_se
D:\Xilinx\10.1\ISE\verilog\mti_se
编译好之后，modelsim.ini 增加下面内容

UNISIMS_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\unisims_ver
UNIMACRO_VER = d:\Xilinx\10.1\ISE\verilog\mti_se\unimacro_ver
UNI9000_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\uni9000_ver
SIMPRIMS_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\simprims_ver
XILINXCORELIB_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\XilinxCoreLib_ver
AIM_VER = d:\Xilinx\10.1\ISE\verilog\mti_se\abel_ver\aim_ver
CPLD_VER =d:\Xilinx\10.1\ISE\verilog\mti_se\cpld_ver
SECUREIP =d:\Xilinx\10.1\ISE\verilog\mti_se\secureip
UNISIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\unisim
UNIMACRO =d:\Xilinx\10.1\ISE\vhdl\mti_se\unimacro
SIMPRIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\simprim
XILINXCORELIB =d:\Xilinx\10.1\ISE\vhdl\mti_se\XilinxCoreLib
AIM = d:\Xilinx\10.1\ISE\vhdl\mti_se\abel\aim
PLS = d:\Xilinx\10.1\ISE\vhdl\mti_se\abel\pls
CPLD = d:\Xilinx\10.1\ISE\vhdl\mti_se\cpld

热心网友 时间：2023-10-08 23:27

倒库！把Xilinx的库导到modelsim下面去！