这种程序在VHDL里能当状态机吗？当数据为101101011...

发布网友发布时间：2023-11-21 07:45

共1个回答

热心网友时间：2024-07-21 19:56

process中的signal，赋值后在process结束后才变化；而variable是立刻变化

所以第一个程序中
count(11 downto 1)<=count(10 downto 0);
count<=count(11 downto 1)& datain;
第一行行赋值后还没有变化，就被第二行覆盖了。也就是说永远执行的都是第二行

第二个中
count(0)<=datain; -- 只对count（0）
count(11 downto 1)<=count(10 downto 0); -- 只对count（11 --0）
两行不冲突，没有问题

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com