发布网友 发布时间:2024-01-04 01:28
共1个回答
热心网友 时间:2024-02-07 08:23
74LS74系列设备包含两个独立的D型正边触发触发器,引脚图及功能详解如下:
在ttl电路中,比较典型的d触发电路有74ls74。74ls74是边缘触发数字电路设备,每个设备包括两个相同、独立的边缘触发d触发电路模块。d触发器的次级状态取决于触发前d端的状态,即次级状态=D。因此,它具有0、置1两种功能。
预设或清除输入的低电平设置或重置输出,而与其他输入的电平无关。当预置和清除不活跃(高)时,D输入中满足设置时间要求的数据被转移到时钟脉冲正向边缘的输出。
时钟触发发生在一个电压水平,并不是直接相关的上升时间的时钟脉冲。根据保持时间间隔,D输入处的数据可以在不影响输出处的电平的情况下进行更改。
D型触发器:
D型触发器是经过修改的置位复位触发器,其中增加了一个反相器,以防止S和R输入处于相同的逻辑电平基本SR与非门双稳态电路的主要缺点之一是禁止SET=“0”和RESET=“0”的不确定输入条件。此状态将迫使两个输出均处于逻辑“1”,从而超越反馈锁存动作。
并且首先进入逻辑电平“1”的任何输入都会失去控制,而另一个仍处于逻辑“0”的输入将控制结果状态的闩锁。
但是为了防止这种情况的发生,可以在“SET”和“RESET”输入之间连接一个反相器,以产生另一种类型的触发器电路,称为数据锁存器,延迟触发器,D型双稳态,D型触发器,或者简称为D触发器,通常称为D触发器。
以上内容参考:百度百科-D触发器