Error (10170): Verilog HDL syntax error at led.v(1) near text "0...

发布网友发布时间：2024-03-26 04:58

共1个回答

热心网友时间：2024-07-26 00:20

module compare(equal,a,b);
output equal;
input [1:0]a;
input [1:0]b;

assign equal=(a==b)? 1:0;

endmodule

这样就可以了，你那样写的话b是1bit的

声明：本网页内容为用户发布，旨在传播知识，不代表本网认同其观点，若有侵权等问题请及时与本网联系，我们将在第一时间删除处理。E-MAIL:11247931@qq.com

Error (10170): Verilog HDL syntax error at led.v(1) near text &quot;0...