加法计数器74LS161
发布网友
发布时间：2022-04-29 21:00
我来回答
共1个回答
热心网友
时间：2023-05-08 13:19
用同步加法计数器74LS161（或74LS160）和二4输入与非门74LS20构成百以内任意进制计数器，并采用LED数码管显示计数进制。采用555定时器构成多谐振荡电路，为同步加法计数器提供时钟输入信号。例如，采用同步加法计数器74LS 161构成60进制加法计数器的参考电路如图2所示。
图2
分析整个电路，可以将所需的逻辑功能设计过程分为三个部分，即加法计数器的设计，555定时器组成的多谐振荡器的设计，以及LED数码管显示进制的设计。
1. 加法计数器设计（清零法）
74LS161为十六进制四位二进制加法计数器，异步清零，同步置数。
设计60进制的加法计数器，采用清零法。60用二进制表示为0011 1100，因为是异步清零，当计数器从零开始计数时，计数到0011 1100时异步清零即可。要用到两片74LS161，需要两计数器进行级联，采用同步并行级联方式。其中ET和EP都接高电平。低片计数到1100，且高片计数到0011时异步清零，用四输入与非门连接，输出接到端。逻辑电路为：
2. 多谐振荡器设计
所给器件中有510K电阻2个，用来做多谐振荡器的外接电阻，电容选用103电容，则多谐振荡器的周期为：
则用555构成的多谐振荡电路为：
3. LED数码管
将两片74LS161的输出端接到数码管的输入端，即可显示计数进制。LED数码管内部已经集成电阻，所以外部不需要再连接电阻。数码管显示为十六进制，六十进制计数范围为059，即03B。
4. 预清零
分析整个电路可知，在电路通电之前，74LS161的清零端可以认为是低电平，而其清零方式又是异步清零，所以可以认为74LS161在通电前一直处于清零状态。因此，采用此法电路的初始状态一定是0，故此法不需要预清零。
在Multisim中仿真后，用逻辑分析仪对555定时器的输出以及两片74LS161的输出进行分析，得到如下时序图。
74LS161是什么进制计数器?
74LS161是16进制加法计数器，设计成十二进制置数同步计数器需要注意置数值和同步置数端的电平变化。这是一个初值不为0的计数器，最小数5，最大数为13，一共计数9个，所以，是9进制数计数。
74LS161怎么接成12进制加法计数器
用加法计数器74ls161清零功能接成12进制计数器，第二个图再改一下就行了。12进制，当计数到12，即Q3Q2Q1Q0=1100，把Q3Q2接到与非门上，产生清零信号。异步置0实现十二进制计数器：在计数器的状态为十二时输出一个复位信号，使计数器复位归0；同步置0实现十二进制计数器：在计数器的状态为十一时...
如何用74LS161设计计数器电路?
一、模的概念 把一个计量单位称为模或者模数。模数为8，就是8进制。以2进制表达就是三位二进制：000、001、010、011、100、101、110、111。二、74LS161介绍 4位二进制同步计数器(异步清零)，清零方式分为反馈置零法与反馈置数法，本处采用反馈置数法，反馈置零法类同。三、逻辑分析功能的使用 ...
1、用74LS161完成7进制的加法计数器(同步置数法) 最好有图,谢谢。_百...
74LS161同步7进制加法计数器的使用详解74LS161是一个功能丰富的计数器，其主要组成部分包括：CLK（计数脉冲输入端），当其下降沿触发时计数器会发生变化；～LOAD（同步置数端），在低电平状态下进行同步置数，可以将并行输入的数据ABCD写入计数器；～CLR（异步清零端）在低电平时清零计数器，此时其他输入...
74LS161是如何完成8进制计数的?
74LS161是一个专为实现8进制计数设计的四位同步加法计数器。它的计数过程是基于反馈预置法。当初始状态为0000，即Q2、Q1、Q0为0，Q3为1时，通过一个非门将Q3与置位端相连，这样每当计数达到7（二进制表示为111），Q3会被清零，重新开始下一轮计数，从而实现0到7的8进制计数。此时，置数端D3D2D1...
74LS161是使用什么设计8进制计数器的?
使用反馈预置法设计8进制计数器，8的二进制为1000，即Q2Q1Q0都为000，Q3为1，因此将Q3通过一个非门接入置位端，这样每次计数到7后被置为0，完成0-7的8进制计数。置数端D3D2D1D0设置为0。
74LS161是几进制计数器?
1、74LS161是常用的四位二进制可预置的同步加法计数器，由结构图可知Q为输出端，D为数据输入端。其他端口功能需要参考161功能表。2、整理74LS161功能表如下 根据该74LS161功能表与官方提供数据比较可知，CTP和CTT分别对应EP和ET 3、整理电路原理图如下 该电路图与原题对应，在multisim作图便于后期模拟...
计数器用两片74LS161芯片如何实现十进制计数功能?
用两片74LS161芯片，一片控制个位，为十进制；另一片控制十位，为六进制。个位的最高位0,接十位的CP，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。
用74LS161完成7进制的加法计数器(异步清零法)
74HC161和74LS161都是常用的四位二进制可预置的同步加法计数器，74HC161是CMOS型，74LS161是TTL型。它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。CLR为异步清零控制端，LOAD为同步置数控制端，ENP,ENT为计数控制端。D , C , B , A 为并行数据输入端。Qd，Qc，Qb...
74LS161是什么电路?
74LS161是四位二进制同步加法计数器，使用该计数器实现十二进制计数器主要有置数法和清零法两种方法。具体过程如下：首先，需要观察74LS161的引脚图和功能真值表如下图所示：观察功能真值表时需要注意74LS161时同步预置、异步清零计数器。故两种设计方法状态设计的状态变化不同，特别是预置数或清零时。1...
