由NE555电路组成的光控电路原理

发布网友发布时间：2022-04-29 18:52

共1个回答

热心网友时间：2022-06-19 22:56

网上复制的你看看555时基集成电路的工作原理与应用 555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。它设计新颖，构思奇巧，用途广泛，备受电子专业设计人员和电子爱好者的青睐，人们将其戏称为伟大的小IC。1972年，美国西格尼蒂克斯公司(Signetics)研制出Tmer NE555双极型时基电路，设计原意是用来取代体积大,定时精度差的热延迟继电器等机械式延迟器。但该器件投放市场后，人们发现这种电路的应用远远超出原设计的使用范围，用途之广几乎遍及电子应用的各个领域，需求量极大。美国各大公司相继仿制这种电路 1974年西格尼蒂克斯公司又在同一基片上将两个双极型555单元集成在一起，取名为NF556。1978年美国英特锡尔公司(Intelsil)研制成功CMOS型时基电路ICM555 1CM556,后来又推出将四个时基电路集成在一个芯片上的四时基电路558 由于采用CMOS型工艺和高度集成，使时基电路的应用从民用扩展到火箭、导弹,卫星,航天等高科技领域。在这期间，日本、西欧等各大公司和厂家也竞相仿制、生产。尽管世界各大半导体或器件公司、厂家都在生产各自型号的555／556时基电路，但其内部电路大同小异，且都具有相同的引出功能端。图中示出了美国无线电公司生产的CA555时基电路的内部等效电路图。 CA555时基电路的内部等效电路图: http://www.91dz.comwww.mlyhs.com/upload/ 2005_07/05072521176458.gif 等效功能电路: http://www.91dz.comwww.mlyhs.com/ upload/2005_07/05072521175440.gif 鉴于各种双极型的555集成块的内部电路大同小异，下面我们以CA555为例分析其内部电路和原理。从CA555时基电路的内部等效电路图中可看到，VTl-VT4、VT5、VT7组成上比较器Al，VT7的基极电位接在由三个5kΩ电阻组成的分压器的上端，电压为VDD；VT9-VT13组成下比较器A2，VTl3的基极接分压器的下端，参考电位为VDD。在电路设计时，要求组成分压器的三个5kΩ电阻的阻值严格相等，以便给出比较精确的两个参考电位VDD和VDD。VTl4-VTl7与一个4.7kΩ的正反馈电阻组合成一个双稳态触发电路。VTl8-VT21组成一个推挽式功率输出级，能输出约200mA的电流。VT8为复位放大级，VT6是一个能承受50mA以上电流的放电晶体三极管。双稳态触发电路的工作状态由比较器A1、A2 的输出决定。 555时基电路的工作过程如下：当2脚，即比较器A2的反相输入端加进电位低于VDD的触发信号时，则VT9、VTll导通，给双稳态触发器中的VTl4提供一偏流，使VTl4饱和导通，它的饱和压降Vces箝制VTl5的基极处于低电平，使VTl5截止，VTl7饱和，从而使 VTl8截止，VTl9导通，VT20完全饱和导通，VT21截止。因此，输出端3脚输出高电平。此时，不管6端(阈值电压)为何种电平，由于双稳态触发器(VTl4-VTl7)中的4．7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的)，3脚输出高电平状态一直保持到6脚出现高于VDD 的电平为止。当触发信号消失后，即比较器A2反相输入端2脚的电位高于VDD，则VT9、VTll截止，VTl4因无偏流而截止，此时若6脚无触发输入，则VTl7的Vces饱和压降通过4.7kΩ电阻维持VTl3截止，使VTl7饱和稳态不变，故输出端3脚仍维持高电平。同时，VTl8的截止使 VT6也截止。当触发信号加到6脚时，且电位高于VDD时，则VTl、VT2、VT3皆导通。此时，若2脚无外加触发信号使VT9、VTl4截止，则 VT3的集电极电流供给VTl5偏流，使该级饱和导通，导致VTl7截止，进而VTl8导通，VTl9、VT2。都截止，VT21饱和导通，故3脚输出低电平。当6脚的触发信号消失后，即该脚电位降至低于VDD时，则VTl、VT2、VT3皆截止，使VTl5得不到偏流。此时，若2脚仍无触发信号，则 VTl5通过4.7kΩ电阻得到偏流，使VTl5维持饱和导通，VTl7截止的稳态，使3脚输出端维持在低电平状态。同时，VTl8的导通，使放电级 VT6饱和导通。通过上面两种状态的分析，可以发现：只要2脚的电位低于VDD，即有触发信号加入时，必使输出端3脚为高电平；而当6脚的电位高于 VDD时，即有触发信号加进时，且同时2脚的电位高于VDD时，才能使输出端3脚有低电平输出。4脚为复位端。当在该脚加有触发信号，即其电位低于导通的饱和压降0.3V时，VT8导通，其发射极电位低于lV，因有D3接入，VTl7为截止状态，VTl8、VT21饱和导通，输出端3脚为低电平。此时，不管2脚、6脚为何电位，均不能改变这种状态。因VT8的发射极通过D3及VTl7的发射极到地，故VT8的发射极电位任何情况下不会比1.4V电压高。因此，当复位端4脚电位高于1.4V时，VT8处于反偏状态而不起作用，也就是说，此时输出端3脚的电平只取决于2脚、6脚的电位。根据上面的分析，CA555时基电路的内部等效电路可简化为如图所示的等效功能电路。显然，555电路(或者专556电路)内含两个比较器A1和A2、一个触发器、一个驱动器和一个放电晶体管。两个比较器分别被电阻R1、R2和R3构成的分压器设定的VDD和VDD。参考电压所限定。为进一步理解其电路功能，并灵活应用555集成块，下面简要说明其作用机理。从图1—5可见，三个5kΩ电阻组成的分压器，使内部的两个比较器构成一个电平触发器，上触发电平为VDD，下触发电平为VDD。在5脚控制端外接一个参考电源Vc，可以改变上、下触发电平值。比较器Al的输出同或非门l的输入端相接，比较器A2 的输出端接到或非门2的输入端。由于由两个或非门组成的RS触发器必须用负极极性信号触发，因此，加到比较器Al同相端6脚的触发信号，只有当电位高于反相端5脚的电位时，R—S触发器才翻转；而加到比较器A2反相端2脚的触发信号，只有当电位低于A2同相端的电位VDD时，R—S触发器才翻转。通过上面对等效功能电路和CA555时基电路的内部等效电路的分析，可得出555各功能端的真值表。引脚2 6 4 3 7 电平≤ VDD * 1.4V 高电平悬空状态电平< VDD ≥ VDD 1.4V 低电平低电平电平< VDD > VDD 1.4V 保持电平保持电平* * 0.3V 低电平低电平由表可看出，S、R、MR的输入不一定是逻辑电平，可以是模拟电平，因此，该集成电路兼有模拟和数字电路的特色。