为什么CMOS集成门电路多余输入端不能悬空??

发布网友发布时间：2022-04-29 06:12

共3个回答

热心网友时间：2022-06-20 13:14

CMOS集成电路的输入阻抗相当高，
输入端悬空，会受到感应信号干扰而误认为是有效输入信号，易出现错误的输出。
对于非CMOS电路，由于输入阻抗相对较低，而感应到的干扰信号相当于高阻抗输出，接入低阻抗输入端后信号基本衰减掉了。
为避免干扰产生的影响，通常采取将逻辑电路的空输入端接高电平或低电平的办法。

热心网友时间：2022-06-20 13:14

rbt183 - 副总裁十一级---------正解。我来补充一下。

CMOS集成电路的输入阻抗一般都会上M级。
1、就是“rbt183”说的易受干扰，使你的电路产生误动作----这个只是对你系统的稳定性产生不良影响。
2、硬件易被静电打坏------致命。。。。
一般CMOS器件不用时，用静电袋包起来存放；要么就把所有的引脚接在一起存放。

所以，。。。。。不能悬空，要接上固定的电平。

热心网友时间：2022-06-20 13:15

应为她是CMOS集成门电路啊
悬空后它哪里知道是接高电平还是接低电平