TTL与非门的输入端全部同时悬空时输出为什么电平?

发布网友发布时间：2022-04-28 23:41

共5个回答

热心网友时间：2022-06-25 14:43

出问题了。

TTL输入端悬空的效果跟输入高电平的情况相同，如果输入低电平的话，无论其他输入是低还是高，都无意义。

因为它们与非结果都为1。所以当输入为高或悬空的时候，与非门才有意义。注意：CMOS与非门没有悬空状态。

当三极管的输入端悬空时,三极管的基极到发射极无电流,三极管截止,通过放大反相使得输出为低电平，所以输入端悬空相当于逻辑高电平.实际电路中TTL与非门输入端可以悬空。

悬空，相当于无穷大的电阻。

热心网友时间：2022-06-25 14:44

TTL与非门的输入,因为输入是三极管NPN形式的管,与的输入是三极管的发射极的并联.三极管的基极有电阻接5V电源.所以悬空时相当于+5V电源通过电阻,再通过一PN结加到了输入端,因输入端悬空,输入端是高电平.

热心网友时间：2022-06-25 14:44

TTL与非门的输入端全部同时悬空时输出为低电平追问高电平吧，您考虑考虑

追答TTL与非门,输入端全部同时悬空时,就是输入为高电平,与非门,输入为高电平输出就为低电平.

热心网友时间：2022-06-25 14:45

它的逻辑关系是“有0出1，有1出0”，当全部悬空是就是两个都是0，输出是1，高电平。

热心网友时间：2022-06-25 14:45

某一输入端口悬空即开路，对电路输出没有影响，而ttl与非门只要有一个输入端与非门电路的逻辑关系的特点：只有当全部输入端都处于高电平时，输出端才呈现