关于计数器芯片74LS160的运用。用两片74LS160芯片设计一个同步六十进制计数器请画出电路图
发布网友
发布时间：2022-04-28 20:50
我来回答
共2个回答
热心网友
时间：2023-09-15 10:00
用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。
其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2与非门连接，以产生清0信号，并连接两个计数器的清0端。
数据位（D0~D3）全部挂低电平，其余计数器的输入端，挂高电平。计数器容量为10×10=100。2个数器同时连接到同一个计数脉冲CP，以低位计数器进位脉冲CO作高位计数器的工作状态控制脉冲EP、ET。经与非门输出空置数端，接成六进制计数形式。当计数器状态为59时，重新置数，并输出一进位到达六十进制。
扩展资料：
在同步清零的计数器电路中，RD‘ 出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’ 出现低电平，触发器立即被置零，不受CLK的控制。
计数器主要由触发器构成，按触发器的翻转的次序来分类。在同步计数器中，当计数脉冲输入时所有触发器是同时翻转的。
“同步”输入信号和时钟信号有关，实际上输入信号和时钟信号进行了与运算或者与非运算，输入信号和时钟信号的运算结果是有效的器件的状态才会改变。
同步信号可以过滤掉不正确状态跳变对逻辑的影响，但是需要保证有效输入信号在时钟信号跳变钱完成跳变，否则输入信号就是无效的。
参考资料来源：百度百科——同步计数器
百度百科——异步清零
热心网友
时间：2023-09-15 10:00
采用同步计数方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联；十位计数器计数到6时，Q1=Q2=1，用个2与非门连接，以产生清0信号，并连接两个计数器的清0端；数据位（D0~D3）全部挂低电平，其余计数器的输入端，挂高电平；
参考这里的第61页
http://www.docin.com/p-983285133.html&dpage=1&key=DIC怎么治追问电路图呢 大兄弟
追答在豆丁网里 ,要复制到怎么治http://www.docin.com/p-983285133.html&dpage=1&key=DIC怎么治
关于计数器芯片74LS160的运用。用两片74LS160芯片设计一个同步六十进...
用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。个位与十位计数器之间采用同步及连方式，个位计数器的进位信号连接到十位计数器的使能端EP，或ET，或EP、ET的并联，完成个位对十位计数器的进位控制。十位计数器计数到6时，Q1=Q2=1，用个2...
求74ls160六十进制电路原理图
74LS160芯片是个同步十进制计数器；构成60进制计数器时，个位数就不用管了，而十位数出现6时直接产生清零信号就是了；这样就是 00---59；
整体置数法将两片74ls160构成60进制计数器,进位端从哪引?
74LS160芯片作为同步十进制计数器，具备快速计数和同步功能，包括直接清零、置数控制以及二极管箝位输入。在设计60进制计数器时，要根据60的二进制表示（1100）来配置各个触发器和进位逻辑，可能还需要额外的选通逻辑来实现除2和除5的计数周期。对于扩展计数器的构建，通常会将4个74LS160主从触发器级联，...
74LS160实现60进制同步加法计数器
如图~
74LS160设计同步六进制计数器
74ls160为十进制同步加法计数器，同步就是要受到时钟信号的控制——清零和置数，附加功能有进位输出端、置数端、清零端，还有置数输入端状态输出及时钟信号端口，其余端口暂可不用。那么根据以上端口可以利用反馈置“ 0”反馈复位)实现。74160有效循环为0000-1001，由于初态为0000，故六进制为六个状态...
整体置数法将两片74ls160构成60进制计数器,进位端从哪引?
5、CLR 异步清零端（低电平有效）6、LOAD 同步并行置入端（低电平有效）芯片介绍：74LS192 为加减可逆十进制计数器，CPU端是加计数器时钟信号，CPD是减计数时钟信号RD=1 时无论时钟脉冲状态如何，直接完成清零功能。RD=0，LD=0 时，无论时钟脉冲状态如何，输入信号将立即被送入计数器的输出端，完成...
怎么用两片74ls160设计一个五十一进制计数器
74ls160是十进制计数器，用两片级联就可以组成两个十进制计数器，只要改成51进制就可以了。采用反馈清零法，当计数到51时，产生 一个复位信号，使两片计数器回0，即可以完成改制了。虽然利用51产生复位信号，但是不会看到51，宏观上看到的是到最大数50就回0了。逻辑图如下所示，这也是仿真图，图中...
如何用74LS160设计一个6进制计数器
6进制计数器即计数由 D3~D0=0000(0)到0101(5)，到0101後重置。
两片74ls161练成60进制,电路图!!!感谢
对于60进制（0-59）由于不是素数，故可以有四种方法。串接，并接，整体置数和整体置零。现在介绍一种最实用简单的方法，整体置数法。59=16*3+11，故需要使用两个74LS161芯片。5、用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。
74LS161的使能EP和ET是怎样实现的?
74LS160 芯片是同步十进制计数器（直接清零），利用两片74LS160设计19进制计数器(如下图所示)，将CP脉冲输入端分别与两片74LS160的计数脉冲输入端相连，第一片74LS160的输出端Q3、第二片74LS160的输出端Q0和二与非门G1的两个输入端相连，将二与非门的输出端作为计数器的输出端；将第一片74LS...
